This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-73299

(43)公開日 平成9年(1997)3月18日


(51) Int.Cl.6	識別記号	庁内整理番号	FΙ				技術表示箇所
G10L 3/02			G10L	3/02		Α	
7/04				7/04		G	
G11B 20/00			G11B	20/00		Z	
20/10	3 2 1	7736-5D		20/10		3 2 1 Z	
H 0 4 N 5/92			H04N	5/92		н	
		審査請求	未請求 請未	求項の数11	OL	(全 27 頁)	最終頁に続く
(21)出願番号	特願平8-169454		(71)出顧				
				三洋電			
(22)出顧日	平成8年(1996)6月28日			大阪府	守口市	京阪本通2丁	目5番5号
			(72)発明	者山内	英樹		
(31)優先権主張番号	31)優先権主張番号 特顧平7-166385			大阪府	守口市	京阪本通2丁	目5番5号 三
(32)優先日	平7 (1995) 6 月30	日		洋電機	株式会	社内	
(33)優先権主張国	日本(JP)		(72)発明	者 岡田	茂之		
				大阪府	守口市	京阪本通2丁	目5番5号 三
				洋電機	株式会	社内	
			(72)発明	者 飯田	正幸		
				大阪府	守口市	京阪本通2丁	目5番5号 三
				洋電機	株式会	社内	
	•		(74)代理	人 弁理士	恩田	博宜	
							最終頁に続く
			1				

(54) 【発明の名称】 MPEGオーディオ再生装置およびMPEG再生装置

(57)【要約】

【課題】可変速再生時においても聞き易い音声を再生することが可能なMPEGオーディオ再生装置を提供する。

【解決手段】MPEGオーディオ再生装置1は再生速度 検出回路2、MPEGオーディオデコーダ3、話速変換 処理回路4、D/Aコンバータ5、オーディオアンプ6 から成る。また、MEPG再生装置はMPEGオーディ オ再生装置1に加え、オーディオビデオパーサ(AVパーサ)、MPEGビデオデコーダ12を備える。話速変 換処理回路4はDSP31、リングメモリ32、アップ ダウンカウンタ33から構成される。話速変換処理回路 4は、高速再生時には入力される音声区間の時間長さを 伸長すると共に各無音区間の時間長さを短くするように し、低速再生時には、各音声区間の時間長さを伸長する と共に各無音区間の時間長さを短くするか、または、各 無音区間を削除して各音声区間をつなぎ合わせた後に無 音区間を挿入する。



【特許請求の範囲】

【請求項1】 MPEGオーディオデコーダ(3)と、 その出力に対して話速変換処理を行う話速変換処理手段 (2,4)とを備えたMPEGオーディオ再生装置。

【請求項2】 MPEGオーディオデコーダ(3)と、その出力に対して話速変換処理を行う話速変換処理手段(2,4)と、MPEGビデオデコーダ(3)とを備えたMPEG再生装置。

【請求項3】 記録媒体(21)から読み出されたMP EGオーディオストリームをMPEGオーディオパート に準拠してデコードし、オーディオ信号を生成するMP EGオーディオデコーダ(3)と、

オーディオ信号に対して話速変換処理を行う話速変換処理手段(2,4)とを備え、

話速変換処理手段は、オーディオストリームのビットレートが通常時よりも大きい場合には、再生される音声のピッチを通常の再生時とほぼ同一にし、且つ、再生される話速を通常の再生時に近づけるように話速変換処理を行い、オーディオストリームのビットレートが通常時よりも小さい場合には、音声区間の途切れが目立たなくなるように話速変換処理を行うMPEGオーディオ再生装置。

【請求項4】 記録媒体(21)から読み出されたMP EGオーディオストリームをMPEGオーディオパート に準拠してデコードし、オーディオ信号を生成するMP EGオーディオデコーダ(3)と、

オーディオ信号に対して話速変換処理を行う話速変換処理手段(2, 4)とを備え、

話速変換処理手段は、オーディオストリームのビットレートが通常時よりも大きい場合には、再生される音声区間の時間長さを伸長すると共に各無音区間の時間長さを短くするようにして話速変換処理を行い、オーディオストリームのビットレートが通常時よりも小さい場合には、再生される各音声区間の時間長さを伸長すると共に各無音区間の時間長さを短くするか、または、各無音区間を削除して各音声区間をつなぎ合わせた後に無音区間を挿入するようにして話速変換処理を行うMPEGオーディオ再生装置。

【請求項5】 請求項3または請求項4に記載のMPE Gオーディオ再生装置において、

話速変換処理手段(2,4)は、

オーディオ信号を蓄積するリングメモリ(32)と、 リングメモリの蓄積量を検出する検出手段(33)とを 備え、

リングメモリの蓄積量に応じて音声区間の時間長さの圧 縮伸長率を調整するMPEGオーディオ再生装置。

【請求項6】 請求項5に記載のMPEGオーディオ再 生装置において、

話速変換処理手段(2,4)は、

オーディオ信号の音声区間と無音区間とを判別する音声 50 リームをMPEGビデオパートに準拠してデコードし、

判別部 (41) と、

無音区間の削除処理または挿入処理を行う無音削除挿入 部 (42)と、

リングメモリ (32) の蓄積量に基づいて音声区間の圧 縮伸長処理を行うことで圧縮伸長率を調整する時間軸圧 縮伸長部 (43) とを備えたMPEGオーディオ再生装 置。

【請求項7】 請求項3~6のいずれか1項に記載のM PEGオーディオ再生装置(1)と、

10 記録媒体(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、ビデオ信号を生成するMPEGビデオデコーダ(12)とを備えたMPEG再生装置。

【請求項8】 請求項5または請求項6に記載のMPE Gオーディオ再生装置(1)と、

記録媒体(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、 ビデオ信号を生成するMPEGビデオデコーダ(12) と

20 リングメモリ (32) に書き込まれる以前のオーディオ 信号に、時刻に関する情報としてのインデックス信号を 付加するインデックス付加回路 (51) と、

リングメモリ (32) から読み出されたオーディオ信号 に付加されているインデックス信号を検出し、そのイン デックス信号から得られる時刻情報と現在の時刻情報と から、話速変換処理手段 (2,4) における信号遅延時間を検出し、その検出された遅延時間を示す信号をMP E G ビデオデコーダ (12) へ供給するインデックス検出回路 (52) とを備え、

30 MPEGビデオデコーダ(12)は、前記遅延時間を示す信号に基づいて自己の動作のタイミングを制御するMPEG再生装置。

【請求項9】 請求項6に記載のMPEGオーディオ再 生装置(1)と、

記録媒体 (21) から読み出されたMPEGビデオスト リームをMPEGビデオパートに準拠してデコードし、 ビデオ信号を生成するMPEGビデオデコーダ (12) と

音声判別部(41)の処理結果と、オーディオストリー 40 ムのビットレートとに基づいて、話速変換処理手段

(2,4)における信号遅延時間を検出し、その検出された遅延時間を示す信号をMPEGビデオデコーダ(12)へ供給する遅延時間検出回路(53)とを備え、MPEGビデオデコーダ(12)は、前記遅延時間を示す信号に基づいて自己の動作のタイミングを制御するMPEG再生装置。

【請求項10】 請求項6に記載のMPEGオーディオ再生装置(1)と、

記録媒体(21)から読み出されたMPEGビデオスト リームをMPEGビデオパートに準拠してデコードし

2

ビデオ信号を生成するMPEGビデオデコーダ (12) レ

リングメモリ (32) の蓄積量に基づいて、話速変換処理済みのオーディオ信号とビデオ信号との同期を得るための制御信号を生成し、その制御信号をMPEGビデオデコーダ (12) へ供給する制御回路 (54) とを備え

MPEGビデオデコーダ(12)は、前記制御信号に基づいて自己の動作のタイミングを制御するMPEG再生装置。

【請求項11】 請求項6に記載のMPEGオーディオ 再生装置(1)と、

記録媒体(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、 ビデオ信号を生成するMPEGビデオデコーダ(12) レ

音声判別部(41)および時間軸圧縮伸長部(43)の 処理結果に基づいて、話速変換処理手段(2,4)にお ける信号遅延時間を検出し、その検出された遅延時間を 示す信号をMPEGビデオデコーダ(12)へ供給する 遅延時間検出回路(55)とを備え、

MPEGビデオデコーダ(12)は、前記遅延時間を示す信号に基づいて自己の動作のタイミングを制御するMPEG再生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はMPEG(Moving Picture Expert Group)オーディオ再生装置およびMPEG再生装置に係り、詳しくは、話速変換機能を備えたMPEGオーディオ再生装置およびMPEG再生装置に関するものである。

[0002]

【従来の技術】マルチメディアで扱われる情報は、膨大な量で且つ多種多様であり、これらの情報を高速に処理することがマルチメディアの実用化を図る上で必要となってくる。情報を高速に処理するためには、データの圧縮・伸長技術が不可欠となる。そのようなデータの圧縮・伸長技術として「MPEG」方式が挙げられる。このMPEG方式は、ISO(International Organization for Standardization)/IEC(Intarnational Electrotechnical Commission)傘下のMPEG委員会(ISO/IEC JTCI/SC29/WGII)によって標準化されつつある。

【0003】MPEGは3つのパートから構成されている。パート1の「MPEGシステムパート」(ISO/IEC IS 11172 Part1:Systems)では、ビデオデータとオーディオデータの多重化構造(マルチプレクス・ストラクチャ)および同期方式が規定される。パート2の「MPE Gビデオパート」(ISO/IEC IS 11172 Part2:Video)では、ビデオデータの高能率符号化方式およびビデオデータのフォーマットが規定される。パート3の「MPEG

オーディオパート」 (ISO/IEC IS 11172 Part3:Audio) では、オーディオデータの高能率符号化方式およびオー ディオデータのフォーマットが規定される。

【0004】MPEGビデオパートで取り扱われるビデオデータは動画に関するものであり、その動画は1秒間に数十個(例えば、30個)のフレーム(静止画、コマ)によって構成されている。ビデオデータは、シーケンス(Sequence)、GOP(Group Of Pictures)、ピクチャ、スライス(Slice)、マクロブロック(Macrob lock)、ブロックの順に6層の階層構造から成る。

【0005】また、MPEGには主にエンコードレートの違いにより、現在のところ、MPEG-1、MPEG-2の2つの方式がある。MPEG-1においてフレームはピクチャに対応している。MPEG-2においては、フレームまたはフィールドをピクチャに対応させることもできる。フィールドは、2個で1つのフレームを構成している。ピクチャにフレームが対応している構造はフレーム構造と呼ばれ、ピクチャにフィールドが対応している構造はフィールド構造と呼ばれる。

20 【0006】MPEGでは、フレーム間予測と呼ばれる 圧縮技術を用いる。フレーム間予測は、フレーム間のデ ータを時間的な相関に基づいて圧縮する。フレーム間予 測では双方向予測が行われる。双方向予測とは、過去の 再生画像(または、ピクチャ)から現在の再生画像を予 測する順方向予測と、未来の再生画像から現在の再生画 像を予測する逆方向予測とを併用することである。

【0007】この双方向予測は、Iピクチャ(Intra-Pi cture) , Pピクチャ (Predictive-Picture) , Bピク チャ (Bidirectionally predictive-Picture) と呼ばれ る3つのタイプのピクチャを規定している。 I ピクチャ は、過去や未来の再生画像とは無関係に、独立して生成 される。Pピクチャは順方向予測(過去のIピクチャま たはPピクチャからの予測)により生成される。Bピク チャは双方向予測により生成される。双方向予測におい てBピクチャは、以下に示す3つの予測のうちいずれか 1つにより生成される。 順方向予測;過去の1ピクチ ャまたはPピクチャからの予測、 逆方向予測;未来の IピクチャまたはPピクチャからの予測、 双方向予 測;過去および未来のIピクチャまたはPピクチャから 40 の予測。そして、これら I, P, Bピクチャがそれぞれ エンコードされる。つまり、Iピクチャは過去や未来の ピクチャが無くても生成される。これに対し、Pピクチ ャは過去のピクチャが無いと生成されず、Bピクチャは 過去または未来のピクチャが無いと生成されない。

【0008】フレーム間予測では、まず、Iピクチャが 周期的に生成される。次に、Iピクチャよりも数フレー ム先のフレームがPピクチャとして生成される。このP ピクチャは、過去から現在への一方向(順方向)の予測 により生成される。続いて、Iピクチャの前、Pピクチ 50 ャの後に位置するフレームがBピクチャとして生成され る。このBピクチャを生成するとき、順方向予測,逆方向予測,双方向予測の3つの中から最適な予測方法が選択される。一般的に連続した動画では、現在の画像とその前後の画像とは良く似ており、異なっているのはその一部分に過ぎない。そこで、前のフレーム(例えば、Iピクチャ)と次のフレーム(例えば、Pピクチャ)とは同じであると仮定し、両フレーム間に変化があればその差分(Bピクチャ)のみを抽出して圧縮する。これにより、フレーム間のデータを時間的な相関に基づいて圧縮することができる。

【0009】MPEGビデオパートに準拠してエンコードされたビデオデータのデータ列(ビットストリーム)は、MPEGビデオストリーム(以下、ビデオストリームと略す)と呼ばれる。また、MPEGオーディオパートに準拠してエンコードされたオーディオデータのデータ列は、MPEGオーディオストリーム(以下、オーディオストリームと略す)と呼ばれる。そして、ビデオストリームとオーディオストリームは、MPEGシステムパートに準拠して時分割多重化され、1本のデータ列としてのMPEGシステムストリーム(以下、システムストリームと略す)となる。システムストリームはマルチプレックスストリームと呼ばれる。

【0010】MPEGパートにおけるエンコードからデコードまでの流れは、以下のようになっている。MPEGシステムエンコーダ(以下、システムエンコーダと略す)は、ビデオデータとオーディオデータのそれぞれを連係を保ちながら別個にエンコードを行い、ビデオストリームとオーディオストリームを生成する。次に、MPEGシステムエンコーダに装備されたマルチプレクサ

(MUX; Multiplexer) は、伝送媒体または記録媒体のフォーマットに適合するように、ビデオストリームとオーディオストリームの多重化を行い、システムストリームを生成する。そのシステムストリームは、伝送媒体を介してMUXから伝送されるか、または記録媒体に記録される。

【0011】MPEGシステムデコーダ(以下、システムデコーダと略す)に装備されたデマルチプレクサ(DMUX;DeMUltipleXer)は、システムストリームをビデオストリームとオーディオストリームに分離する。次に、システムデコーダは各ストリームを個別にデコードして、ビデオのデコード出力(以下、ビデオ出力という)とオーディオのデコード出力(以下、オーディオ出力という)を生成する。ビデオ出力はディスプレイへ出力され、ディスプレイで動画が再生される。オーディオ出力はD/A(Digital/Analog)コンバータおよびオーディオアンプを介してスピーカへ出力され、スピーカから音声が再生される。

【0012】ところで、MPEG-1は主にビデオCD (Compact Disc), CD-ROM (CD-Read Only Memor y), DVD (Digital Video Disc) などの記録媒体を 用いた蓄積メディアに対応しており、MPEG-2はMPEG-1をも含む幅広い範囲のアプリケーションに対応している。

6

【0013】蓄積メディアにおいては、以下に示す2つの可変速再生が要求される。 動画を通常(標準)の再生速度より高速で再生(以下、高速再生という)する機能。 動画を通常の再生速度より低速で再生(以下、低速再生という)する機能。高速再生機能は、例えば、ユーザが短時間に動画を見るために早送り再生を行う際 や、見たい動画を探索するために早送り再生または早送り逆転再生を行う際に用いられる。また、低速再生機能は、例えば、ユーザが動画を注意深く見る際などに用いられる。

【0014】記録媒体から読み出されたシステムストリームのビットレートは、読み出し速度に対応したものになる。従って、高速再生を行うには記録媒体からシステムストリームを高速で読み出し、低速再生を行うには記録媒体からシステムストリームを低速で読み出す。例えば、記録媒体としてビデオCDやDVDを用いた場合には、ビデオCDやDVDの回転速度を通常の再生時(標準再生時)よりも速くしたり遅くしたりすることで、システムストリームを所望の速度で読み出すようにする。

[0015]

【発明が解決しようとする課題】従来、MPEGにおいては、前記したような動画の可変速再生については検討されていたものの、音声の可変速再生については何らの検討もなされていなかった。

【0016】オーディオストリームのビットレートはシステムストリームのそれと同一である。そのため、動画30 の高速再生時には、オーディオストリームのビットレートも大きくなり、再生される音声の音程(ピッチ)が上がるのに加えて、発声速度(話速)が速くなる。また、動画の低速再生時には、オーディオストリームのビットレートも小さくなり、再生される音声のピッチは変化しないものの、音声が途切れ途切れになる。このように、動画の可変速再生時には、音声が聞き苦しいものになるという問題があった。

【0017】ところで、近年、ピッチを変化させることなく話速を任意に制御する話速変換技術の開発が進められており、本出願人もVTRやテープレコーダに利用可能な話速変換処理LSIを既に開発している(特開平7-192392号公報(G11B20/02)、日経エレクトロニクス 1994年11月21日号(No. 622) P. 93~98. 参照)。しかし、話速変換技術をMPEGに利用する試みはなされていない。

【0018】また、音声と動画(映像)の同期生成においては、「リップシンク」を考慮する必要がある。リップシンクとは、ディスプレイに映し出される人物の口の動きと、スピーカから発声される音声との同期がとれて50 いることをいう。口の動きより音声の方が早くなった

り、逆に遅くなったりする状態をリップシンクにずれが あるという。リップシンクのずれが人間の聴覚の許容範 囲を外れると、視聴者は違和感を覚える。一般に、音声 が動画より遅れることによって生じるリップシンクのず れとして許容できる時間は、約50~250msであると いわれている。

【0019】本発明は上記要求を満足するためになされたものであって、以下の目的を有するものである。

[1] 可変速再生時においても自然で聞き易い音声を再生することが可能なMPEGオーディオ再生装置を提供する。

【 0 0 2 0 】 [2] 上記 [1] のMPEGオーディオ再 生装置とMPEGビデオデコーダとを備えたMPEG再 生装置を提供する。

[3]上記[1]のMPEGオーディオ再生装置とMPEGビデオデコーダとを備え、音声と動画との時間ずれ を低減することが可能なMPEG再生装置を提供する。

[0021]

【課題を解決するための手段】請求項1に記載の発明は、MPEGオーディオデコーダ(3)と、その出力に対して話速変換処理を行う話速変換処理手段(2, 4)とを備えたことをその要旨とする。

【0022】請求項2に記載の発明は、MPEGオーディオデコーダ(3)と、その出力に対して話速変換処理を行う話速変換処理手段(2,4)と、MPEGビデオデコーダ(3)とを備えたことをその要旨とする。

【0023】請求項3に記載の発明は、記録媒体(2 1)から読み出されたMPEGオーディオストリームを MPEGオーディオパートに準拠してデコードし、オー ディオ信号を生成するMPEGオーディオデコーダ

(3)と、オーディオ信号に対して話速変換処理を行う 話速変換処理手段(2,4)とを備え、話速変換処理手 段は、オーディオストリームのビットレートが通常時よ りも大きい場合には、再生される音声のピッチを通常の 再生時とほぼ同一にし、且つ、再生される話速を通常の 再生時に近づけるように話速変換処理を行い、オーディ オストリームのビットレートが通常時よりも小さい場合 には、音声区間の途切れが目立たなくなるように話速変 換処理を行うことをその要旨とする。

【0024】請求項4に記載の発明は、記録媒体(2 1)から読み出されたMPEGオーディオストリームを MPEGオーディオパートに準拠してデコードし、オー ディオ信号を生成するMPEGオーディオデコーダ

(3) と、オーディオ信号に対して話速変換処理を行う 話速変換処理手段(2,4)とを備え、話速変換処理手 段は、オーディオストリームのビットレートが通常時よ りも大きい場合には、再生される音声区間の時間長さを 伸長すると共に各無音区間の時間長さを短くするように して話速変換処理を行い、オーディオストリームのビッ トレートが通常時よりも小さい場合には、再生される各 音声区間の時間長さを伸長すると共に各無音区間の時間 長さを短くするか、または、各無音区間を削除して各音 声区間をつなぎ合わせた後に無音区間を挿入するように して話速変換処理を行うことをその要旨とする。

8

【0025】請求項5に記載の発明は、請求項3または 請求項4に記載のMPEGオーディオ再生装置におい て、話速変換処理手段(2,4)は、オーディオ信号を 蓄積するリングメモリ(32)と、リングメモリの蓄積 量を検出する検出手段(33)とを備え、リングメモリ の蓄積量に応じて音声区間の時間長さの圧縮伸長率を調 整することをその要旨とする。

【0026】請求項6に記載の発明は、請求項5に記載のMPEGオーディオ再生装置において、話速変換処理手段(2,4)は、オーディオ信号の音声区間と無音区間とを判別する音声判別部(41)と、無音区間の削除処理または挿入処理を行う無音削除挿入部(42)と、リングメモリ(32)の蓄積量に基づいて音声区間の圧縮伸長処理を行うことで圧縮伸長率を調整する時間軸圧縮伸長処理を行うことで備えたことをその要旨とする。

0 【0027】請求項7に記載の発明は、請求項3~6のいずれか1項に記載のMPEGオーディオ再生装置

(1) と、記録媒体(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、ビデオ信号を生成するMPEGビデオデコーダ(12)とを備えたことをその要旨とする。

【0028】請求項8に記載の発明は、請求項5または 請求項6に記載のMPEGオーディオ再生装置(1) と、記録媒体(21)から読み出されたMPEGビデオ ストリームをMPEGビデオパートに準拠してデコード 30 し、ビデオ信号を生成するMPEGビデオデコーダ(1 2)と、リングメモリ(32)に書き込まれる以前のオーディオ信号に、時刻に関する情報としてのインデック ス信号を付加するインデックス付加回路(51)と、リングメモリ(32)から読み出されたオーディオ信号に 付加されているインデックス信号を検出し、そのインデックス信号から得られる時刻情報と現在の時刻情報とか ら、話速変換処理手段(2,4)における信号遅延時間を検出し、その検出された遅延時間を示す信号をMPE Gビデオデコーダ(12)へ供給するインデックス検出 40 回路(52)とを備え、MPEGビデオデコーダ(1

【0029】請求項9に記載の発明は、請求項6に記載のMPEGオーディオ再生装置(1)と、記録媒体(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、ビデオ信号を生成するMPEGビデオデコーダ(12)と、音声判別部(41)の処理結果と、オーディオストリームのビットレートとに基づいて、話速変換処理手段(2,4)に50 おける信号遅延時間を検出し、その検出された遅延時間

2) は、前記遅延時間を示す信号に基づいて自己の動作

のタイミングを制御することをその要旨とする。

を示す信号をMPEGビデオデコーダ(12)へ供給する遅延時間検出回路(53)とを備え、MPEGビデオデコーダ(12)は、前記遅延時間を示す信号に基づいて自己の動作のタイミングを制御することをその要旨とする。

【0030】請求項10に記載の発明は、請求項6に記載のMPEGオーディオ再生装置(1)と、記録媒体(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、ビデオ信号を生成するMPEGビデオデコーダ(12)と、リングメモリ(32)の蓄積量に基づいて、話速変換処理済みのオーディオ信号とビデオ信号との同期を得るための制御信号を生成し、その制御信号をMPEGビデオデコーダ(12)へ供給する制御回路(54)とを備え、MPEGビデオデコーダ(12)は、前記制御信号に基づいて自己の動作のタイミングを制御することをその要旨とする。

【0031】請求項11に記載の発明は、請求項6に記載のMPEGオーディオ再生装置(1)と、記録媒体

(21)から読み出されたMPEGビデオストリームをMPEGビデオパートに準拠してデコードし、ビデオ信号を生成するMPEGビデオデコーダ(12)と、音声判別部(41)および時間軸圧縮伸長部(43)の処理結果に基づいて、話速変換処理手段(2,4)における信号遅延時間を検出し、その検出された遅延時間を示す信号をMPEGビデオデコーダ(12)へ供給する遅延時間検出回路(55)とを備え、MPEGビデオデコーダ(12)は、前記遅延時間を示す信号に基づいて自己の動作のタイミングを制御することをその要旨とする。

[0032]

【発明の実施の形態】

(第1実施形態)以下、本発明を具体化した第1実施形態を図面に従って説明する。

【0033】図1に、本実施形態のブロック回路図を示す。本実施形態のMPEGオーディオ再生装置1は、再生速度検出回路2、MPEGオーディオデコーダ3、話速変換処理回路4、D/Aコンバータ5、オーディオアンプ6から構成されている。尚、各回路2~6は1チップのLSIに搭載することもできる。

【0034】また、本実施形態のMPEG再生装置23は、MPEGオーディオ再生装置1に加え、オーディオビデオパーサ(AVパーサ)11、MPEGビデオデコーダ12を備えている。

【0035】話速変換処理回路4は、例えば、DSP (Digital Signal Processor) 31、リングメモリ32、アップダウンカウンタ33、読み出しクロック生成回路36を備えている。尚、話速変換処理回路4の動作については、前記文献(日経エレクトロニクス 1994年11月21日号(No.622) P.93 ~98.) に詳述されている。

【0036】再生速度検出回路2は、ビデオCDやDV

Dなどの記録媒体21から読み出されたMPEGシステムストリームのビットレートに対応したデコードクロックを生成する。そのデコードクロックは各回路12,3、4へ出力される。

10

【0037】AVパーサ11は、デマルチプレクサ(D MUX)13を備えており、記録媒体21から読み出されたMPEGシステムストリームを入力する。DMUX 13は、システムストリームをMPEGビデオストリームとMPEGオーディオストリームに分離する。ビデオ フトリームはビデオデコーダ12へ出力され、オーディオストリームはオーディオデコーダ3へ出力される。

【0038】ビデオデコーダ12は、MPEGビデオパートに準拠してビデオストリームをデコードし、ビデオ出力(以下、ビデオ信号という)を生成する。そのビデオ信号はディスプレイ22へ出力され、ディスプレイ22で動画が再生される。

【0039】オーディオデコーダ3は、MPEGオーディオパートに準拠してオーディオストリームをデコードし、ディジタル信号のオーディオ出力(以下、オーディ20 オ信号という)を生成する。そのオーディオ信号は話速変換処理回路4へ出力される。話速変換処理回路4において信号処理されたオーディオ信号はD/Aコンバータ5によってD/A変換された後、オーディオアンプ6で増幅されてスピーカ23へ送られる。そして、スピーカ23から音声が再生される。

【0040】記録媒体21から読み出されたシステムストリームのビットレートは、読み出し速度に対応したものになる。また、各回路3,4,12の動作はデコードクロックによって規定される。

30 【0041】従って、ビデオデコーダ12は、システムストリームのビットレートに対応したビデオ信号を生成する。すなわち、システムストリームのビットレートが、通常の再生時(標準再生時)よりも大きければディスプレイ22では動画が高速再生され、通常の再生時よりも小さければディスプレイ22では動画が低速再生される。

【0042】また、オーディオデコーダ3は、システムストリームのビットレートに対応したオーディオ信号を生成する。すなわち、システムストリームのビットレートが、通常の再生時よりも大きければオーディオ信号のビットレートも大きくなり、通常の再生時より小さければオーディオ信号のビットレートも小さくなる。

【0043】ところで、ビデオ信号とオーディオ信号とは、通常の再生時において同期生成されるようになっている。DSP31は、フレームメモリ34および話速変換部35から構成されている。フレームメモリ34は、適宜なフレーム数分(例えば、2フレーム分)のオーディオ信号を記憶する。話速変換部35は、フレームメモリ34に記憶されたオーディオ信号に対してフレーム単50 位で話速変換処理を行い、話速変換処理済みのオーディ

オ信号(以下、データという)を生成する。尚、1フレームは、適宜な数(例えば、200個)のサンプリングデータから構成される。

【0044】フレームメモリ34の内部は、2つの領域 (以下、A領域、B領域と記載して区別する)に分けられている。オーディオデコーダ3から出力されたオーディオ信号がB領域に書き込まれるのと同時に、A領域に蓄積されている1フレーム分のオーディオ信号が読み出されて話速変換部35へ転送される。そして、B領域に1フレーム分のオーディオ信号が蓄積されると、今度は、B領域に蓄積された1フレーム分のオーディオ信号が読み出されて話速変換部35へ転送され、それと同時に、オーディオデコーダ3から出力されたオーディオ信号がA領域に書き込まれる。

【0045】話速変換部35の生成したデータは、話速変換部35が生成した書き込みクロックに従ってリングメモリ32に書き込まれる。リングメモリ32は、例えば、FIFO(First-In-First-Out)構成のRAM(Random Access Memory)から成る。

【0046】読み出しクロック生成回路36は、デコードクロックに従って読み出しクロックを生成する。リングメモリ32に蓄積されたデータは、読み出しクロックに従って読み出され、その読み出されたデータはD/Aコンバータ5へ出力される。D/Aコンバータ5は、読み出しクロックをサンプリング周波数として用いる。

【0047】書き込みクロックはアップダウンカウンタ33のアップカウント入力端子UPに入力され、読み出しクロックはアップダウンカウンタ33のダウンカウント入力端子DOWNに入力される。アップダウンカウンタ33は、書き込みクロックの総数と読み出しクロックの総数との差をカウントする。そのカウント値は、リングメモリ32の蓄積量に対応する。つまり、アップダウンカウンタ33は、書き込みクロックと読み出しクロックとに基づいて、リングメモリ32の蓄積量を検出する。そのリングメモリ32の蓄積量は話速変換部35へ出力される。

【0048】図2に、話速変換部35に内部構成を示す。話速変換部35は、音声判別部41、無音削除挿入部42、時間軸圧縮伸長部43から構成されている。

【0049】音声判別部41は、フレームメモリ34から読み出されたオーディオ信号が、音声区間(音声が存在している区間)か、または、無音区間(音声が存在していない区間)かを判別する。尚、人間が発声する音声以外の背景雑音は無音区間として取り扱う。

【0050】無音削除挿入部42は、音声判別部41の判別した無音区間に対して、その無音区間の削除処理、または、新たな無音区間の挿入処理を行う。時間軸圧縮伸長部43は、音声判別部41の判別した音声区間に対して、リングメモリ32の蓄積量に基づいて圧縮処理または伸長処理を行う。

【0051】また、各部42,43は、その処理内容に対応した書き込みクロックを生成する。次に、高速再生時における話速変換部35の動作について説明する。

12

【0052】オーディオデコーダ3から出力されるオーディオ信号のビットレートは、オーディオストリームのそれと同一になる。従って、高速再生時には、通常の再生時に比べて、オーディオ信号のビットレートが大きくなる。通常の再生時よりもビットレートの大きなオーディオ信号をそのままD/Aコンバータ5へ送った場合、10 通常の再生時に比べて、スピーカ23から再生される音声のピッチは上がり話速は速くなる。

【0053】そこで、話速変換部35において、スピーカ23から再生される音声のピッチを通常の再生時とほぼ同一にし、且つ、スピーカ23から再生される話速を通常の再生時に近づけるように話速変換処理を行う。

【0054】すなわち、無音削除挿入部42は、音声判別部41の判別した無音区間の継続長を算出し、その継続長が所定長以上の場合は無音区間を削除する。また、時間軸圧縮伸長部43は、音声判別部41の判別した音 20 声区間に対して、例えば、自己相関法を用いてピッチ抽出を行い、抽出したピッチ波形に対して圧縮処理を行う。その結果、高速再生時において、オーディオ信号のビットレートが大きくなった場合に、スピーカ23から再生される音声区間の時間長さは伸長される。

【0055】尚、時間軸圧縮伸長部43における圧縮処理に際しては、無音区間の状態とリングメモリ32の蓄積量とに応じて動的に圧縮率を変化させる。例えば、同一のピッチ周期をもつ3周期波形を2周期波形に圧縮することで、2/3倍の圧縮(圧縮率;2/3)を得る。具体的には、3周期波形から、時間軸方向で前にある2周期波形と、後ろにある2周期波形とをそれぞれ切り出す。そして、前の2周期波形に単調減少する三角窓関数を、後ろの2周期波形に単調増加する三角窓関数を、後ろの2周期波形に単調増加する三角窓関数を、れ乗じる。この二つの波形を加算することで出力波形を得る。

【0056】また、0.9倍の圧縮(圧縮率;0.9)を得るには、例えば、10周期波形から9周期波形に圧縮する。この場合は、先頭の3周期波形に対して同様の処理を施す。つまり、入力の10周期波形のうち、先頭の3周期波形を除いた7周期波形は処理に使わない。

【0057】このM周期波形からN周期波形に圧縮する 組み合わせを色々と用意しておくことで、多種類の圧縮 率を得る。ところで、無音区間が短い場合、圧縮率が低い(圧縮の度合いが大きい)とリングメモリ32がオー バーフローする恐れがある。これを防ぐためには、リン グメモリ32の蓄積量に応じて、時間軸圧縮伸長部43 における圧縮率を動的に変化させればよい。また、背景 雑音が存在する場合、音声区間やピッチの抽出誤りが生 じる。これを防ぐためには、音声判別部41における音 50 声区間の検出レベルを雑音信号に応じて変化させればよ い。

【0058】次に、低速再生時における話速変換部35の動作について、図3および図4に従って説明する。図3に、通常の再生時および0.5倍速再生時において再生される音声の例を示す。

【0059】低速再生時には、通常の再生時に比べて、オーディオ信号のビットレートが小さくなる。そのため、方法1に示すように、通常の再生時よりもビットレートの小さなオーディオ信号をそのままD/Aコンバータ5へ送った場合、通常の再生時に比べて、スピーカ23から再生される音声のピッチは変化しないものの、音声が途切れ途切れになる。つまり、各音声区間(「あ」「い」「う」「え」)の時間長さは通常の再生時のそれと変わらず、全く音の存在していない無音区間が各音声区間の間に挿入されるため、音声が途切れ途切れになり、ユーザは聴感上違和感を覚える。

【0060】そこで、話速変換部35において、方法2または方法3に示すように話速変換処理を行う。尚、MPEGオーディオでは、低速再生時に音声のピッチが変化しないため、高速再生時のように時間軸圧縮伸長部43においてピッチを変える処理を行う必要はない。

【0061】(方法2)方法2では、時間軸圧縮伸長部43において各音声区間の長さを伸長させ、それと共に、無音削除挿入部42において各無音区間の長さを短くすることで、音声の途切れを目立たなくする。

【0062】尚、時間軸圧縮伸長部43において音声区間の長さを伸長させるには、音声判別部41の判別した音声区間に対して、例えば、自己相関法を用いてピッチ抽出を行い、抽出したピッチ波形に対して伸長処理を行う。例えば、同一のピッチ周期をもつ2周期波形を3周期波形に伸長することで、3/2倍の伸長(伸長率;3/2)を得る。また、同一のピッチ周期をもつ3周期波形を4周期波形に伸長することで、4/3倍の伸長(伸長率;4/3)を得る。その結果、低速再生時において、オーディオ信号のビットレートが小さくなった場合に、スピーカ23から再生される音声区間の時間長さは伸長される。

【0063】このとき、音声区間を伸長し過ぎると、音声区間が間延びして聞こえるため、音声の途切れは目立たなくなるものの、やはり不自然になる。これを防止するには、通常の再生時における音声区間の長さ L 1 に対して、低速再生時における音声区間の長さ L 2 を、例えば、以下の式に示すように設定する。

 $[0064]L2/L1 \le 1.4$

尚、上記式は0.5倍速再生時だけでなく、あらゆる倍率の低速再生時に適用できる。ここで、時間軸圧縮伸長部43における音声区間の伸長率は一定値にしてもよく、以下の に示すように可変にしてもよい。

【0065】 リングメモリ32の蓄積量に対応して音声区間の伸長率を動的に変化させる。無音区間が短い場

合、音声区間の伸長率が大きい(伸長の度合いが大きい)とリングメモリ32がオーバーフローする恐れがある。これを防ぐためには、音声区間の伸長率を小さくすればよい。

14

【0066】 音声のピッチ変化に対応して音声区間の伸長率を動的に変化させる。つまり、図4に示すように、音声のピッチ変化に対応して音声区間の伸長率を変化させることで、話速を変化させる。この場合、音声の聞き易さをさらに向上させることができる。尚、音声のピッチ変化に対応して音声区間の伸長率を変化させることで話速を変化させる技術は公知である(信学技報 SP9 2-56, HC92-33(1992-09), P. 49~56. 参照)。

【0067】(方法3)方法3では、無音削除挿入部4 2において、各無音区間を削除して各音声区間をつなぎ 合わせた後で、音声区間に続いて新たに無音区間を挿入 することで、音声の途切れを目立たなくする。尚、挿入 する無音区間は、以下の ~ のいずれであってもよ い。

【0068】 全く音の存在しない無音区間。

20 視聴者が違和感を覚えないような白色雑音を含む無音 区間。尚、そのような白色雑音は、予め作成して別メモ リ (図示略) に記憶しておく。

【0069】 音声判別部41において無音区間と判別したオーディオ信号を別メモリ(図示略)に保持しておき、それを無音区間として挿入する。

このように、本実施形態によれば、以下の作用および効果を得ることができる。

【0070】(1) 話速変換処理回路4を設けることで、高速再生時において、スピーカ23から再生される30 音声のピッチを通常の再生時とほぼ同一にし、且つ、スピーカ23から再生される話速を通常の再生時に近づけることが可能になり、自然で聞き易い音声を再生することができる。

【0071】ところで、m倍速再生時(m>1)には、オーディオストリームおよびデコードクロックのビットレートは通常の再生時のm倍になる。このとき、話速変換部35から出力されるデータのビットレートを通常の再生時とほぼ同一になるようにすれば、再生される音声のピッチを通常の再生時とほぼ同一にすることができ

40 る。すなわち、話速変換部35においてビットレートを m→1に変換すれば、再生される音声のピッチは通常の 再生時とほぼ同一になる。

【0072】(2) 話速変換処理回路4を設けることで、低速再生時において再生される音声の途切れを目立たなくすることが可能になり、自然で聞き易い音声を再生することができる。

【0073】ところで、上記方法2と方法3とを、以下の(1)(2)に示すように併用してもよい。

(1) MPEGオーディオ再生装置1のユーザが、方法2 と方法3とを任意に切り換え選択できるようにする。こ 20

のようにすれば、個々のユーザの聴覚特性に合わせるこ とが可能になり、ユーザにとって聞き易い音声を再生す ることができる。

(2) 低速再生の倍率に対応して方法2と方法3とが自動 的に切り換え選択されるようにする。例えば、1~0. 5倍速再生時には方法3が選択され、0.5倍速以下の 再生時には方法2が選択されるようにする。このように すれば、再生速度に応じて、自然な音声を再生すること ができる。

搭載した場合には、MPEGオーディオ再生装置1を小 型化することができる。

(第2実施形態)以下、本発明を具体化した第2実施形 態を図面に従って説明する。尚、本実施形態において、 第1実施形態と同じ構成部材については符号を等しくし てその詳細な説明を省略する。

【0075】図5に、本実施形態の要部ブロック回路図 を示す。本実施形態において、第1実施形態と異なるの は、インデックス付加回路51およびインデックス検出 回路52が設けられている点だけである。

【0076】インデックス付加回路51は、フレームメ モリ34の前段(すなわち、MPEGオーディオデコー ダ3と話速変換処理回路4の間)に設けられている。イ ンデックス付加回路51は、デコードクロックに従っ て、オーディオデコーダ3の生成したオーディオ信号に 一定周期でインデックス信号を付加する。そのインデッ クス信号が付加されたオーディオ信号は、フレームメモ リ34〜出力される。

【0077】インデックス検出回路52は、リングメモ リ32から読み出されたデータに付加されているインデ ックス信号を検出し、そのインデックス信号から得られ る時刻情報と現在時刻とから、話速変換処理回路4が信 号処理に要する時間 Δ t を算出し、その時間 Δ t に関す る検出信号をビデオデコーダ12へ供給する。ビデオデ コーダ12は、その時間 ∆tに関する検出信号に従っ て、自己の動作のタイミングを制御する。

【0078】このように、本実施形態によれば、第1実 施形態の作用および効果に加えて、以下の作用および効 果を得ることができる。

(1) 前記したように、ビデオデコーダ12の生成する ビデオ信号と、オーディオデコーダ3の生成するオーデ ィオ信号とは、通常の再生時において同期生成されるよ うになっている。そのため、オーディオデコーダ3とD /Aコンバータ5の間に話速変換処理回路4を設ける と、話速変換処理回路4における信号処理に要する時間 分(すなわち、話速変換処理回路4における遅延時間 分)だけ、オーディオ信号が遅延することになる。

【0079】そこで、インデックス付加回路51を用い て、フレームメモリ34へ入力されるオーディオ信号に 予め一定周期でインデックス信号を付加する。インデッ

クス検出回路52は、リングメモリ32から読み出され たデータに付加されているインデックス信号を検出し、 話速変換処理回路4が信号処理に要する時間Δtを算出 し、その時間 Δ t に関する検出信号をビデオデコーダ 1 2へ供給する。ビデオデコーダ12は、その時間 Δtに 関する検出信号に従って、自己の動作のタイミングを制 御する。また、インデックス検出回路52が次にインデ ックス信号を検出したとき、ビデオデコーダ12は、そ のときに算出された時間と前回算出された時間との差だ 【OO74】(3)各回路2~6を1チップのLSIに 10 け、自己の動作のタイミングを遅らせたり早めたりす

16

【0080】その結果、話速変換処理回路4における遅 延時間に関係なく、リングメモリ32から読み出された データ(すなわち、話速変換処理済みのオーディオ信 号)とビデオ信号との同期をとることができる。

【0081】(2)上記(1)より、スピーカ23で再 生される音声と、ディスプレイ22で再生される動画と の時間ずれを低減することが可能になり、リップシンク のずれを人間の聴覚の許容範囲内にすることができる。

【0082】(3)オーディオ信号に付加されたインデ ックス信号は、無音削除挿入部42によって削除される ことがある。しかし、インデックス信号を付加する周期 を短くして、オーディオ信号に十分な数のインデックス 信号を付加しておけば、そのインデックス信号の内のい くつかが無音削除挿入部42によって削除されたとして も、リングメモリ32から読み出されたデータには一定 数以上のインデックス信号が残ることになる。その残っ たインデックス信号により、上記(1)の作用および効 果を得ることができる。

【0083】(第3実施形態)以下、本発明を具体化し 30 た第3実施形態を図面に従って説明する。尚、本実施形 態において、第2実施形態と同じ構成部材については符 号を等しくしてその詳細な説明を省略する。

【0084】図6に、本実施形態の要部ブロック回路図 を示す。本実施形態において、第2実施形態と異なるの は、インデックス付加回路51が、フレームメモリ34 と音声判別部41の間に設けられている点だけである。 インデックス付加回路51は、デコードクロックに従っ て、フレームメモリ34から読み出されたオーディオ信 40 号に一定周期でインデックス信号を付加する。そのイン デックス信号が付加されたオーディオ信号は、音声判別 部41へ出力される。

【0085】前記したように、フレームメモリ34が2 フレーム分のオーディオ信号を蓄積する場合、フレーム メモリ34の記憶容量は、例えば、0.8Kバイト程度 あれば十分である。このように、フレームメモリ34の 記憶容量が小さい場合には、話速変換処理回路4におけ る遅延時間に比べて、フレームメモリ34における書き 込み動作および読み出し動作に要する時間(すなわち、

50 フレームメモリ34における遅延時間)は僅かであり、

30

無視しても差し支えない。

【0086】従って、本実施形態によれば、第2実施形態と同様の作用および効果を得ることができる。

(第4実施形態)以下、本発明を具体化した第4実施形態を図面に従って説明する。尚、本実施形態において、第2実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0087】図7に、本実施形態の要部ブロック回路図を示す。本実施形態において、第2実施形態と異なるのは、インデックス付加回路51が、音声判別部41と無音削除挿入部42および時間軸圧縮伸長部43との間にそれぞれ設けられている点だけである。インデックス付加回路51は、デコードクロックに従って、音声判別部41における信号処理が済んだオーディオ信号に一定周期でインデックス信号を付加する。そのインデックス信号が付加されたオーディオ信号は、無音削除挿入部42および時間軸圧縮伸長部43へ出力される。

【0088】前記したように、フレームメモリ34の記憶容量が小さい場合には、話速変換処理回路4における遅延時間に比べて、フレームメモリ34における遅延時間は僅かであり、無視しても差し支えない。

【0089】また、音声判別部41における信号処理に要する時間(すなわち、音声判別部41における遅延時間)は、話速変換処理回路4における遅延時間に比べて僅かであり、無視しても差し支えない。

【0090】従って、本実施形態によれば、第2実施形態と同様の作用および効果を得ることができる。

(第5実施形態)以下、本発明を具体化した第5実施形態を図面に従って説明する。尚、本実施形態において、第2実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0091】図8に、本実施形態の要部ブロック回路図を示す。本実施形態において、第2実施形態と異なるのは、インデックス付加回路51が、無音削除挿入部42 および時間軸圧縮伸長部43とリングメモリ32との間に設けられている点だけである。インデックス付加回路51は、デコードクロックに従って、各部42,43における信号処理が済んだオーディオ信号に一定周期でインデックス信号を付加する。そのインデックス信号が付加されたオーディオ信号は、リングメモリ32へ出力される。

【0092】前記したように、フレームメモリ34の記憶容量が小さい場合には、話速変換処理回路4における遅延時間に比べて、フレームメモリ34における遅延時間は僅かであり、無視しても差し支えない。

【0093】また、各部 $41\sim43$ における信号処理に要する時間(すなわち、各部 $41\sim43$ における遅延時間)は、話速変換処理回路4における遅延時間に比べて僅かであり、無視しても差し支えない。

【0094】つまり、話速変換処理回路4における遅延 50

時間は、主に、リングメモリ32における書き込み動作および読み出し動作に要する時間(すなわち、リングメモリ32における遅延時間)によって決定される。

18

【0095】従って、本実施形態によれば、第2実施形態と同様の作用および効果を得ることができる。また、本実施形態によれば、第2実施形態のようにオーディオ信号に付加されたインデックス信号が無音削除挿入部42によって削除されることがない。そのため、付加したインデックス信号が全て活用され、インデックス信号の数を減らすことが可能になることから、インデックス付加回路51の回路規模を小さくすることができる。

【0096】(第6実施形態)以下、本発明を具体化した第6実施形態を図面に従って説明する。尚、本実施形態において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0097】図9に、本実施形態の要部ブロック回路図を示す。本実施形態において、第1実施形態と異なるのは、遅延時間検出回路53が設けられている点だけである。前記したように、音声判別部41は、フレームメモ20 リ34から読み出されたオーディオ信号が、音声区間か又は無音区間かを判別する。つまり、音声判別部41の処理結果には、オーディオ信号に音声が含まれているか否かという情報が含まれている。

【0098】また、デコードクロックは、システムストリームのビットレートに対応している。つまり、デコードクロックには、予めオーディオ信号の圧縮伸長率の情報が含まれている。

【0099】そこで、遅延時間検出回路53は、オーディオ信号に音声が含まれているか否かという情報と圧縮伸長率の情報とに基づいて、話速変換処理回路4における遅延時間を検出し、その検出信号をビデオデコーダ12は、遅延時間検出回路53の検出信号に基づいて、自己の動作のタイミングを制御する。その結果、話速変換処理回路4における遅延時間に関係なく、リングメモリ32から読み出されたデータ(すなわち、話速変換処理済みのオーディオ信号)とビデオ信号との同期をとることができる。

【0100】このように、本実施形態によれば、第2実施形態と同様の効果を得ることができる。

40 (第7実施形態)以下、本発明を具体化した第7実施形態を図面に従って説明する。尚、本実施形態において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0101】図10に、本実施形態の要部ブロック回路図を示す。本実施形態において、第1実施形態と異なるのは、制御回路54が設けられている点だけである。制御回路54は、アップダウンカウンタ33の検出したリングメモリ32の蓄積量に基づいて、ビデオデコーダ12の動作速度を制御するための制御信号を生成し、その制御信号をビデオデコーダ12へ供給する。ビデオデコ

ーダ12は、制御回路54の制御信号に基づいて、自己の動作のタイミングを制御する。その結果、リングメモリ32から読み出されたデータと、ビデオデコーダ12の生成するビデオ信号との同期をとることができる。

【0102】前記したように、話速変換処理回路4における遅延時間は、主にリングメモリ32における遅延時間によって決定される。リングメモリ32における遅延時間は、その蓄積量と相関関係があり、蓄積量が大きくなるほど遅延時間も大きくなる。従って、リングメモリ32の蓄積量に基づいてビデオデコーダ12の動作速度を制御すれば、リングメモリ32から読み出されたデータ(すなわち、話速変換処理済みのオーディオ信号)とビデオ信号との同期をとることができる。

【0103】このように、本実施形態によれば、第2実施形態と同様の効果を得ることができる。

(第8実施形態)以下、本発明を具体化した第8実施形態を図面に従って説明する。尚、本実施形態において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0104】図11に、本実施形態の要部ブロック回路 図を示す。本実施形態において、第1実施形態と異なる のは、遅延時間検出回路55が設けられている点だけで ある。

【0105】前記したように、音声判別部41の処理結果には、オーディオ信号に音声が含まれているか否かという情報が含まれている。また、時間軸圧縮伸長部43の処理結果には、オーディオ信号の圧縮伸長率の情報が含まれている。

【0106】そこで、遅延時間検出回路55は、オーディオ信号に音声が含まれているか否かという情報と圧縮伸長率の情報とに基づいて、話速変換処理回路4における遅延時間を検出し、その検出信号をビデオデコーダ12へ供給する。ビデオデコーダ12は、遅延時間検出回路55の検出信号に基づいて、自己の動作のタイミングを制御する。その結果、話速変換処理回路4における遅延時間に関係なく、リングメモリ32から読み出されたデータ(すなわち、話速変換処理済みのオーディオ信号)とビデオ信号との同期をとることができる。

【0107】このように、本実施形態によれば、第2実施形態と同様の効果を得ることができる。図12に、可変速再生機能を備えたMPEGビデオデコーダ12の要部プロック回路を示す。

【0108】MPEGビデオデコーダ12は、ビットバッファ202、ピクチャヘッダ検出回路203、MPEGビデオデコードコア回路(以下、デコードコア回路と略す)204、可変閾値オーバーフロー判定回路(以下、判定回路と略す)205、ピクチャスキップ回路206、制御コア回路207から構成されている。尚、各回路203~207は1チップのLSIに搭載することもできる。

【0109】制御コア回路207は各回路2~6を制御する。AVパーサ11から転送されてきたMPEGビデオストリームはビットバッファ202へ入力される。

20

【0110】ビットバッファ202はFIFO構成のRAMから成るリングメモリによって構成され、転送されてくるビデオストリームをそのまま順次蓄積する。ピクチャヘッダ検出回路203は、ビットバッファ202に蓄積されたビデオストリームの各ピクチャの先頭に付くピクチャヘッダを検出し、その各ピクチャヘッダに規定10されているピクチャのタイプ(I, P, B)を検出する-

【0111】制御コア回路207は、ピクチャヘッダ検出回路203の検出結果と後記する判定回路205の判定結果とに基づいて、ビットバッファ202から1フレーム期間毎に適宜なピクチャ分のビデオストリームを読み出す。尚、ビットバッファ202から読み出されたビデオストリームは、読み出された後もビットバッファ202にそのまま残される。

【0112】ビットバッファ202から読み出された各 20 ピクチャは、ピクチャスキップ回路206を介してデコードコア回路204へ転送される。デコードコア回路2 04は、各ピクチャをMPEGビデオパートに準拠してデコードし、各ピクチャ毎のビデオ信号を生成する。

【0113】ピクチャスキップ回路206は、制御コア回路207の制御に従って各ノード206a,206b側への接続が切り換えられる。そして、ピクチャスキップ回路206がノード206a側に接続されると、ビットバッファ202から読み出されたピクチャはそのままデコードコア回路204へ転送される。また、ノード206b側に接続されると、ビットバッファ202から読み出されたピクチャはビットバッファ202へ転送されずにスキップされる。その結果、デコードコア回路204へ転送されるピクチャは、ピクチャスキップ回路206によってスキップされた分だけピクチャ単位で間引かれる。

【0114】判定回路205は、再生速度検出回路2の生成したデコードクロックに基づいてビットバッファ202の占有量Bmの閾値Bthnを設定し、ビットバッファ202の占有量Bmと閾値Bthnとを比較する。尚、40判定回路205では、再生速度検出回路2の生成した実際のデコードクロックの周波数と、通常の再生時のデコードクロックの周波数との比を求め、その比を再生速度の倍率nとする。従って、2倍速再生時には倍率n=2となり、閾値Bthn=Bth1となる。【0115】そして、判定回路205は、ビットバッファ202の占有量Bmが閾値Bthnを越えない場合には、ビットバッファ202がオーバーフローする恐れがなく正常であると判定する。この場合、制御コア回路207は、ビットバッファ202から1ピクチャ分のビデ

オストリームを読み出す。そして、制御コア回路207は、ピクチャスキップ回路206をノード206a側に接続し、そのビットバッファ202から読み出されたピクチャをデコードコア回路204へ転送させる。

【0116】また、判定回路205は、ビットバッファ

202の占有量Bm が閾値Bthn を越えた場合には、ビ

ットバッファ202がオーバーフローする恐れがあると

判定する。この場合、制御コア回路207は、ビットバ

ッファ202の占有量Bm が閾値Bthn を下回るまで、

ビットバッファ202から適宜なピクチャ分のビデオス トリームを読み出す。そして、制御コア回路207は、 ピクチャスキップ回路206をノード206b側に接続 し、そのビットバッファ202から読み出された適宜な ピクチャ分のビデオストリームを全てスキップさせる。 【0117】図13に、ビットバッファ202の占有量 Bm の変化を示す。ビットバッファ202の占有量Bm はビットレートRB をグラフの傾きとして上昇する。ビ ットレートRB は、シーケンスの先頭に付くシーケンス ヘッダのBR (Bit Rate) に従って式(1) に示すよう に規定される。また、AVパーサ11から転送されてく るビデオストリームのピクチャレートRP はシーケンス ヘッダのPR (Picture Rate) によって規定される。そ して、ビットバッファ202の容量Bは、シーケンスへ ッダのVBV (Vbv[Video Bufferring Verifier] Buffe r Size) に従って式(2) に示すように規定される。そ して、1フレーム期間毎に、デコードコア回路204が そのときデコードしようとする1ピクチャ分のビデオス トリームが、ビットバッファ202から一気に読み出さ れる。ここで、1フレーム期間にビットバッファ202 に入力されるビデオストリームのデータ量Xは、ビット レートRB およびピクチャレートRP に従って式(3) に示すように規定される。従って、ビットバッファ20 2から1ピクチャ分のビデオストリームが一気に読み出 された直後のビットバッファ202の占有量Bm (=B 0~B6)は、データ量Xとビットバッファ202の容 量Bとに基づいて、式(4)に示す条件を満たすように 規定される。

[0118]

 22 ムによってビットバッファ 2 O 2がオーバーフローする 可能性が極めて高くなる。

【0119】ビデオデコーダ12では、通常の再生時において、式(4)が満たされるように、ビットレートRB、ピクチャレートRP、容量Bの各値が規定されている。つまり、式(2)に示すようにビットバッファ202の容量Bを設定しておけば、ピクチャスキップ回路206の接続をノード206a側に固定しておいたとしても、理想的な状態ではビットバッファ202がオーバーフローしたりアンダーフローしたりすることはない。

【0120】従って、通常の再生時において、ビットバッファ202から1ピクチャ分のデータが一気に読み出された直後の占有量Bm ($=B0 \sim B4$) は、閾値Bth 1 に基づいて、式 (5) に示す条件を満たすように規定される。尚、閾値Bth 1 は、式 (4) に基づいて、式 (6) に示すように設定される。

[0121]

 $0 < Bm < Bth1 < B \qquad \cdots \qquad (5)$

 $Bth1 = B - X = B - (RB / RP) \qquad \cdots \qquad (6)$

20 ところで、実際の状態では、式(2)に示すようにビットバッファ202の容量Bを設定しておいても、ピクチャスキップ回路206の接続をノード206a側に固定しておくと、ビットバッファ202がオーバーフローする恐れがある。

【0122】しかし、ビデオデコーダ12では、通常の再生時において、ビットバッファ202の占有量Bmが 関値Bth1を越えた場合、ビットバッファ202がオーバーフローする恐れがあると判定される。すると、ビットバッファ202の占有量Bmが関値Bth1を下回るまで、ビットバッファ202から適宜なピクチャ分のビデオストリームが読み出される。そして、ピクチャスキップ回路206はノード206b側に接続され、そのビットバッファ202から読み出された適宜なピクチャ分のビデオストリームは全てスキップされる。従って、ビデオデコーダ12によれば、通常の再生時において、ビットバッファ202がオーバーフローすることはない。

【0123】高速再生時におけるビットバッファ202 の占有量Bm はビットレートn×RB をグラフの傾きと して上昇する。例えば、2倍速再生時におけるビットバ 40 ッファ202の占有量Bm はビットレート2×RB をグ ラフの傾きとして上昇する。

【0124】従って、高速再生時において、ビットバッファ202から1ピクチャ分のデータが一気に読み出された直後の占有量Bm($=B0\sim B4$)は、閾値Bthnに基づいて、式(7)に示す条件を満たすように規定される。尚、閾値Bthnは式(8)に示すように設定される。

[0125]

 $0 < Bm < B thn \qquad \cdots \qquad (7)$

Bthn = B - n \times X = B - (n \times RB /RP) (8)

高速再生時においては、ビットバッファ202の占有量 Bm が閾値Bthn を越えた場合、ビットバッファ202 がオーバーフローする恐れがあると判定される。例え ば、2倍速再生時には占有量Bm が閾値Bth2 (=B-(2×RB/RP)) を越えた場合、3倍速再生時には 占有量Bm が閾値Bth3 (=B-(3×RB/RP)) を越えた場合に、ビットバッファ202がオーバーフロ ーする恐れがあると判定される。すると、ビットバッフ ァ202の占有量Bm が閾値Bthnを下回るまでビット バッファ202から適宜なピクチャ分のビデオストリー ムが読み出され、そのビデオストリームは全てスキップ される。従って、ビデオデコーダ12によれば、高速再 生時において、ビットバッファ202がオーバーフロー することはない。

【0126】デコードコア回路204において任意のピ クチャをデコードしている途中でビットバッファ202 がオーバーフローすると、デコード処理中のピクチャの ビットバッファ202に残っている部分に対して、新た に入力されたビデオストリームが上書きされる。その結 果、デコード処理中のピクチャのビットバッファ202 に残っている部分が破壊されて失われる。すると、デコ ードコア回路204では、そのピクチャのデコードを完 了することが不可能になり、そのピクチャのビデオ信号 を生成することができなくなる。従って、デコードコア 回路204において任意のピクチャをデコードしている 途中でビットバッファ202がオーバーフローすること は絶対に避けなければならない。

【0127】そのため、ビットバッファ202がオーバ ーフローする恐れがあるかどうかの判定は、デコードコ ア回路204において任意のピクチャのデコードを開始 30 合う。 する前に行う必要がある。より正確には、ピクチャヘッ ダ検出回路203がピクチャヘッダを検出した時点で、 ビットバッファ202がオーバーフローする恐れがある かどうかを判定し、そのピクチャをピクチャスキップ回 路20.6を介してスキップするかどうかを決定する必要 がある。

【0128】ところで、1つのピクチャのデータ量は0 ~40バイトであるが、そのデータ量はデコードコア回 路204においてデコードが終了した時点でないとわか らない。また、1つのピクチャのデコード処理時間は、 そのピクチャのデータ量やデコードコア回路204の動 作速度によって異なるが、通常、1フレーム期間の1/ 3~3/4程度である。

【0129】ビットバッファ202から読み出されたピ クチャのデータ量が0バイトの場合、そのピクチャの読 み出し前後でビットバッファ202の占有量Bm は変化 しないため、そのピクチャをスキップしたとしてもオー バーフローを回避することはできない。逆に言えば、ビ ットバッファ202から読み出されたピクチャのデータ 量が0バイトの場合でも、ビットバッファ202に十分 50 夕を用いて構成する必要がない。そして、各回路203

24 な空き容量があればオーバーフローすることはない。

【0130】そこで、1フレーム期間にビットバッファ 202に入力されるビデオストリームのデータ量分の空 き容量を、ビットバッファ202に確保しておく。そう すれば、ビットバッファ202から読み出されたピクチ ャのデータ量が0バイトの場合でもオーバーフローする ことはない。

【0131】1フレーム期間にビットバッファ202に 入力されるビデオストリームのデータ量は、(n×X= 10 n×RB/RP)になる。ビットバッファ202の空き 容量がこのデータ量以上であればオーバーフローするこ とはない。従って、式(8)に示すように閾値Bthnを 設定しておけば、ビットバッファ202のオーバーフロ ーを確実に回避することができる。

【0132】すなわち、判定回路205は、ピクチャへ ッダ検出回路203がピクチャヘッダを検出した時点で ビットバッファ202の空き容量をチェックし、十分な 空き容量 (n×X=n×RB / RP) が確保されている かどうかを判定する。十分な空き容量が確保されていな 20 ければ、そのピクチャヘッダに基づいて制御コア回路2 07がビットバッファ202から読み出したピクチャ を、ピクチャスキップ回路206を介してスキップす る。続いて、判定回路205は、ピクチャヘッダ検出回 路203が次のピクチャヘッダを検出した時点で、再び ビットバッファ202の空き容量をチェックする。これ らの処理に要する時間は、デコードコア回路204のデ コード処理時間に比べてはるかに短いため、ビットバッ ファ202に十分な空き容量が確保できてからデコード コア回路204のデコード処理を開始しても十分に間に

【0133】ところで、ピクチャヘッダ検出回路203 がピクチャヘッダを検出した時点や、デコードコア回路 204がデコードを開始した後に、ビットバッファ20 2がアンダーフローすることがある。この場合は、ビデ オストリームがビットバッファ202に入力され次第、 ビットバッファ202から1ピクチャ分のビデオストリ ームを逐次読み出せばよいため、特に問題とはならな

【0134】以上詳述したように、ビデオデコーダ12 40 によれば、以下に示す効果を得ることができる。

通常の再生時において、ビットバッファ202のオー バーフローを回避することができる。

【0135】 高速再生時において、ビットバッファ2 02のオーバーフローを回避することができる。

判定回路205およびピクチャスキップ回路206を 設けることにより、ビットバッファ202のオーバーフ ローを回避することができる。上記したように判定回路 205およびピクチャスキップ回路206の制御は簡単 であるため、制御コア回路207はマイクロコンピュー

~207を1チップのLSIに搭載した場合には、ビデオデコーダ12を小型化することができる。

【0136】 ピクチャスキップ回路206のノード206b側からスキップされるビデオストリームは、ピクチャ単位となる。そのため、デコードコア回路204へ転送されるピクチャの途中でデータが途切れることはない。従って、デコードコア回路204では、IピクチャだけでなくPピクチャやBピクチャについてもデコード可能になる。その結果、ディスプレイ22で再生される動画に生じるコマ落ちが少なくなる。そのため、2~4倍という比較的遅い高速再生時において、数コマ/秒の表示が可能になる。従って、高速再生時における動画の動きを滑らかにして画質を大幅に向上させることができる。

【0137】ところで、上記したビデオデコーダ12において、式(9)に示す規定を満たすように、2つの閾値B2thn, B3thnを設定してもよい。尚、各閾値B2thn, B3thnの値は、上記のように再生速度に応じて設定されると共に、ディスプレイ22で再生される動画の画質を実際に検討して適宜に設定すればよい。

【0138】0<B3thn<B2thn<B ……… (9) 判定回路205は、ビットバッファ202の占有量Bm と各閾値Bthn, B2thnとを比較し、占有量Bm が式 (10)~(12)に示すどの領域に含まれるかを判定 する。

[0139] Bm < B3thn (10) B3thn < Bm < B2thn (11) B2thn < Bm (12)

判定回路205は、式(10)に示すように、ビットバッファ202の占有量Bm が閾値B3thnを越えない場合には、ビットバッファ202がオーバーフローする恐れがなく正常であると判定する。この場合、制御コア回路207は、ビットバッファ202から1ピクチャ分のビデオストリームを読み出す。そして、制御コア回路207は、ピクチャスキップ回路206をノード206a側に接続し、そのビットバッファ202から読み出されたピクチャをデコードコア回路204へ転送させる。

【0140】判定回路205は、式(12)に示すように、ビットバッファ202の占有量Bmが関値B2thnを越え且つ関値Bthnを越えない場合に、ビットバッファ202から読み出されたピクチャがIピクチャまたはPピクチャならば、第1のフラグを立てる。また、式(11)に示すように、ビットバッファ202の占有量Bmが関値B3thnを越え且つ関値B2thnを越えない場合に、ビットバッファ202から読み出されたピクチャがPピクチャならば、第2のフラグを立てる。第1または第2のフラグが立っている場合、式(10)に示す場合でも、制御コア回路207は、ビットバッファ202から読み出されたピクチャがBピクチャならば、ピクチャスキップ回路206をノード206b側に接続し、そのピ

クチャをスキップさせる。

【 O 1 4 1 】図 1 3に、2つの閾値 B 2 thn, B 3 thnを設定した場合におけるビットバッファ 2 O 2 の占有量 B m の変化を示す。占有量 B m が閾値 B 3 thnを越えた場合、ビットバッファ 2 O 2 から読み出されたピクチャが B ピクチャであればデコードせずにスキップする(図示※ 1)。ここで、B ピクチャのスキップ後に占有量 B m がまだ閾値 B 3 thnを越えていても、ビットバッファ 2 O 2 から次に読み出されたピクチャが I ピクチャまたは P ピクチャであればデコードする(図示※ 2)。

26

【0142】占有量Bm が閾値B3thnを越えた場合でも、ビットバッファ202から読み出されたピクチャが I ピクチャまたはPピクチャであればデコードする (図示※3)。ここで、I ピクチャまたはPピクチャのデコード後に占有量Bm がまだ閾値B3thnを越えている場合、ビットバッファ202から次に読み出されたピクチャがBピクチャであればデコードせずにスキップする (図示※4)。このBピクチャのスキップは、占有量Bm が閾値B3thnを下回るまで繰り返し行う (図示※205)。

【0143】占有量Bm が閾値B2thnを越えた場合、ビットバッファ202から読み出されたピクチャが<math>IピクチャまたはPピクチャであれば、判定回路205は第1のフラグを立てる(図示%6)。第1のフラグが立っている場合、ビットバッファ202から次に読み出されたピクチャがBピクチャであれば、占有量Bm が閾値B3thnを下回っていても、そのBピクチャをスキップする(図示%7)。

【 O 1 4 4 】占有量 B m が 関値 B 3 thnを 越え且つ 関値 B 30 2 thnを 越えない場合、ビットバッファ 2 O 2 から読み出されたピクチャが P ピクチャであれば、判定回路 2 O 5 は第 2 のフラグを立てる(図示※ 8)。第 2 のフラグが立っている場合、ビットバッファ 2 O 2 から次に読み出されたピクチャが B ピクチャであれば、占有量 B m が 関値 B 3 thnを下回っていても、そのB ピクチャをスキップする(図示※ 9)。

【0145】占有量Bm が閾値B3thnを越え且つ閾値B 2thnを越えない場合、ビットバッファ202から読み出されたピクチャが I ピクチャのときには、判定回路20 5 は第2のフラグを立てない(図示※10)。第2のフラグが立っていない場合、占有量Bm が閾値B3thnを下回っていれば、ビットバッファ202から次に読み出されたピクチャがBピクチャであってもデコードする。

【0146】以上のように、2つの閾値B2thn, B3thn を設定した場合には、上記したビデオデコーダ12の効 果 ~ に加えて、以下の効果を得ることができる。

ビットバッファ202の占有量Bm が閾値B3thnを越 え且つ閾値Bthn を越えない場合、IピクチャおよびP ピクチャを可能な限りデコードすると共に、Bピクチャ を優先してスキップする。

【O147】Bピクチャは双方向予測によって生成され るため、その重要度はIピクチャやPピクチャに比べて 低い。従って、重要度の低いBピクチャを優先してスキ ップすることにより、ディスプレイ22で再生される動 画に生じるコマ落ちをさらに少なくすることができる。 その結果、高速再生時における動画の動きをさらに滑ら かにして画質をより向上させることができる。

【0148】 第1のフラグを設定することで、1ピク チャまたはPピクチャのデコード後にビットバッファ2 02の占有量Bm が閾値B3thnを下回っても、余裕をみ て次にビットバッファ202から読み出されるBピクチ ャを予めスキップすることができる。また、第2のフラ グを設定することで、Pピクチャのデコード後にビット バッファ202の占有量Bm が閾値B3thnを下回って も、余裕をみて次にビットバッファ202から読み出さ れるBピクチャを予めスキップすることができる。

【0149】このように、Bピクチャを予めスキップす ることは、ビットバッファ202の次回のオーバーフロ ーに対して予防措置を講ずることに他ならない。従っ て、ビットバッファ202のオーバーフローをより確実 に回避することができる。

【0150】 Iピクチャのデータ量はPピクチャのそ れの2~3倍と多い。そのため、Pピクチャが読み出さ れた場合に比べて、Iピクチャが読み出された場合の方 がビットバッファ202の占有量Bm の減少の度合いが 大きい。従って、Pピクチャが読み出された後よりも、 Iピクチャが読み出された後の方がビットバッファ20 2がオーバーフローする可能性が小さくなる。そこで、 第1および第2のフラグを設定することにより、 I ピク チャとPピクチャとで前記予防措置に差をつける。すな わち、Iピクチャに対する予防措置の閾値B2thnを、P ピクチャに対する予防措置の閾値B3thnよりも高い値に 設定することで、Iピクチャに対する予防措置をPピク チャのそれに比べて緩くすることが可能になる。その結 果、Bピクチャの無駄なスキップを少なくすることがで きる。

【0151】 以下のa)b) に示すGOP構成(ピク チャのタイプの並び)のビデオストリームがAVパーサ 11から転送されてきた場合についてシミュレーション したところ、以下に示す結果が得られた。

[0152] a) IBPBPBPBP···

b) IBBPBBPBBPBBPBBIBP···

[1] 2倍速再生時; a) の場合、IピクチャおよびPピ クチャの全てがデコード可能であり、その結果、30コ マ/秒のフルレートで表示できる。b)の場合、Iピク チャおよびPピクチャの全てとBピクチャの一部がデコ ード可能であり、その結果、25コマ/秒以上で表示で きる。

【0153】[2] 4倍速再生時; a) b) 共に、Iピク チャおよびそれに続く3~4枚のPピクチャがデコード 50 EG再生装置において、記録媒体(21)から読み出さ

可能であり、その結果、15コマ/秒以上で表示でき る。ところで、第2~第3実施形態において、ビデオデ コーダ12の動作速度を制御するには、デコードコア回 路204におけるデコード処理の速度を制御すればよ

28

【0154】尚、上記各実施形態は以下のように変更し てもよく、その場合でも同様の作用および効果を得るこ とができる。

(1) リングメモリ32を、DSP31の後段ではな く、DSP31の前段(すなわち、MPEGオーディオ デコーダ3とDSP31の間)に設ける。

【0155】(2) MPEG再生装置23を構成する各 回路1,11,12を1チップのLSIに搭載する。こ のようにすれば、MPEG再生装置23を小型化するこ とができる。

【0156】(3)第2~第8実施形態において、ビデ オデコーダ12の動作速度を制御するのではなく、ビデ オデコーダ12とディスプレイ22の間に遅延回路を挿 入し、その遅延回路の遅延時間を制御する。

20 【0157】(4)第2~第8実施形態の内いずれか2 つ以上の実施形態を適宜に組み合わせて実施する。この ようにすれば、組み合わせた各実施形態の相乗作用によ りさらに優れた効果を得ることができる。

【0158】(5)第1~第8実施形態をCPUを用い たソフトウェア的な処理に置き代える。すなわち、各回 路(1~55)における信号処理をCPUを用いたソフ トウェア的な信号処理に置き代える。

【0159】(6)図12に示したMPEGビデオデコ ーダ12においては、説明を分かり易くするため、ピク 30 チャスキップ回路206が各ノード206a, 206b を有し、制御コア回路207の制御に従って各ノード2 O6a, 206bの接続が切り換えられる構成とした が、この構成に代えて、ピクチャスキップ回路206 を、制御コア回路207の制御に従って、デコードコア 回路204でデコードされるべきピクチャだけを通過さ せる論理回路によって構成してもよい。

【0160】以上、本発明を具体化した各実施形態につ いて説明したが、上記実施形態から把握できる請求項以 外の技術的思想について、以下にそれらの効果と共に記 40 載する。

(イ)請求項3~6のいずれか1項に記載のMPEGオ ーディオ再生装置において、オーディオ信号をD/A変 換するD/Aコンバータ(5)と、D/Aコンバータの 出力を増幅するオーディオアンプ(6)とを備えたMP EGオーディオ再生装置。

【0161】このようにすれば、ディジタルのオーディ オ信号からスピーカを駆動するためのアナログ信号を生 成することができる。

(ロ)請求項2, 7~11のいずれか1項に記載のMP

オストリームとMPEGビデオストリームとに分離する

デマルチプレクサ (13)を備えたMPEG再生装置。

【0162】このようにすれば、オーディオデコーダへ

オーディオストリームを、ビデオデコーダヘビデオスト

リームをそれぞれ転送することができる。

【図6】第3実施形態の要部プロック回路図。

【図7】第4実施形態の要部プロック回路図。

【図8】第5実施形態の要部プロック回路図。

【図9】第6実施形態の要部プロック回路図。

【図10】第7実施形態の要部プロック回路図。

【図11】第8実施形態の要部プロック回路図。

【図12】MPEGビデオデコーダの要部プロック回路

30

【図13】 MPEGビデオデコーダの動作を説明するた

【図14】 MPEGビデオデコーダの動作を説明するた めのグラフ。

【符号の説明】

1…MPEGオーディオ再生装置

2…話速変換手段としての再生速度検出回路

3…MPEGオーディオデコーダ

4…話速変換手段としての話速変換処理回路

12…MPEGビデオデコーダ

21…記録媒体

33…検出手段としてのアップダウンカウンタ

4 1 … 音声判別部

42…無音削除挿入部

43…時間軸圧縮伸長部

51…インデックス付加回路

52…インデックス検出回路

53,55…遅延時間検出回路

5 4 …制御回路

[0163]

【発明の効果】請求項1、3~6のいずれか1項に記載 の発明によれば、可変速再生時においても自然で聞き易 い音声を再生することが可能なMPEGオーディオ再生 10 めのグラフ。 装置を提供することができる。

【0164】請求項2または請求項7に記載の発明によ れば、可変速再生時においても自然で聞き易い音声を再 生することが可能なMPEGオーディオ再生装置とMP EGビデオデコーダとを備えたMPEG再生装置を提供 することができる。

【0165】請求項8~11のいずれか1項に記載の発 明によれば、可変速再生時においても自然で聞き易い音 声を再生することが可能なMPEGオーディオ再生装置 とMPEGビデオデコーダとを備え、音声と動画との時 20 32…リングメモリ 間ずれを低減することが可能なMPEG再生装置を提供 することができる。

【図面の簡単な説明】

【図1】第1実施形態のブロック回路図。


【図2】第1実施形態の要部ブロック回路図。

【図3】第1実施形態の作用を説明するための模式図。


【図4】第1実施形態の作用を説明するための模式図。

【図5】第2実施形態の要部ブロック回路図。


【図3】




【図1】












【図12】




【図5】









【図7】












【図10】




【図11】



【図13】



【図14】



フロントページの続き

(51) Int. Cl. ⁶ H O 4 N 7/24 識別記号 庁内整理番号

FΙ H 0 4 N 7/13 技術表示箇所

Z

(72)発明者 田中 浩司

大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内